TMS320F206(以下简称F206)是C2XX系列DSP中的一个产品，其独有的片内32KB的闪速存储器FLASH使其仿真调试与众不同。F206带有程序、数据和I/O三个相互独立的存储空间，每个存储空间均为64K×16位，其中片内双访问RAM为544字(288字用于数据，另256字可用于程序/数据)，片内FLASH为32K字，片内单访问RAM为4.5K字。
F206的仿真调试
  ● F206仿真调试的特点
    F206的仿真调试器没有采用传统的插入仿真的方法，而是通过仿真器与DSP芯片上的几个仿真引脚间通信实现，F206具有符合IEEE1149.1标准的JTAG逻辑扫描电路，扫描仿真不仅克服了因仿真电缆过长而引起的信号失真，而且克服了传统单片机“插入式仿真方式脱机运行时就出错的缺点。利用闻亭公司生产的EPP_XDS510仿真器进行系统的在线仿真调试，其一端与计算机的并口相连，另一端通过一双列14脚的仿真插头与F206通信。
  ● 问题的提出
    如果所要进行仿真的硬件装置没有外部存储器，此种情况下如何实现仿真呢？若将程序完全定位至8000H开始的片上SARAM内，则与F206中断向量表应该定位至0000H相矛盾，从而中断进一步程序将不可能正确运行；若将程序完全定位至0000H开始的FLASH内，虽保证了中断进一步程序可以正确运行，但是由于在FLASH内无法设置断点，所以此种情况下不能顺利进行仿真调试；若将中断向量表定位至0000H的FLASH内，将程序的其他部分定位至8000H内，可以保证中断进一步程序的正确执行，也可以在SARAM内设置断点，似乎是一种可行的方法，但是程序每改动一点，也就意味着中断向量表也要做相应的修改，即要再次将中断向量表烧写到FLASH内，不仅麻烦而且对FLASH也有损伤。
  ● 问题的解决
    针对以上种种方案存在的弊端，笔者提出了一种行之有效的解决办法，那就是将中断向量表和程序都定位至8000H开始的SARAM内，而在0000H烧写进一定的跳转语句，这样既保证了中断的正确执行，程序断点的调试，同时对FLASH也只要进行一次烧写即可。
    首先完成跳转语句的烧写。F206的FLASH烧写必须具备如下几个前提：FLASH烧写工作只能在WIN98操作系统下完成，在WIN2000操作系统下将会显示窗口初始化失败，被强行关闭；时钟频率必须为20MHz。
      相应的CMD文件为：
      MEMORY
        { PAGE 0: VECB rg= 0000h,length=40h
          ……
          PAGE 1:
          ……
        }
      SECTIONS
        { vectorb : {} > VECB PAGE 0
          ……
        }
      相应的vectorb的程序为如下。
      *File: vectorb.h *
      *File defines Interrupt vectlabels *
      .global _c_int0
      .global _c_int1
　　.global _c_int2
　　.global _c_int3
　　.sect “vectorb”
　　b 8000h ;硬件复位c_int0
　　b [...]

引言
  电磁轴承(AMB)是利用可控电磁吸力将转子悬浮起来的一种新型高性能轴承，具有无接触、无摩擦、高速度、高精度、不需润滑和密封等一系列特点，在交通、超高速超精密加工、航空航天等高科技领域有着广阔的前景。
  由于磁悬浮系统本征不稳定，控制系统的好坏将会直接决定磁轴承的性能。近年来国内外在数字控制方面发展很快，数字控制器将是未来的磁轴承控制的主流。本文从工业应用的要求和成本考虑，对控制器进行了容错设计，提出了双DSP容错控制器的方案。
磁悬浮控制器的容错设计分析
  冗余是实现容错和提高可靠性的一种有效方法，对于磁轴承DSP控制系统来说，其本身的时间余量和程序空间余量都非常有限，故主要是采用硬件冗余，即采用多DSP冗余设计来提高系统的可靠性。
  在多机冗余系统设计中，关键问题是多机的重构策略、多机的仲裁切换逻辑及多机运行的同步等。小规模的终端系统相对于功能强大的中央控制系统有四个明显的特点：系统结构较简单、成本较低；软硬件资源比较缺乏；必须具备很好的实时性能；运行时间余度太小。通过以上分析与对成本的考虑，本文提出了针对工业应用的双机热备冗余控制系统设计方案。
设计原理
  冗余核心控制功能是通过CPLD来实现的。模拟信号分别输入到两个DSP进行运算，由中心仲裁模块选择主DSP，然后由主DSP来处理输出到D/A转换的数据、时序和RS-232的输出信号。
输入缓冲模块
  为了消除输入端输入阻抗带来的影响，对于数字信号增加一级缓冲器，可以减小外围电路的干扰。本系统中，主要是进行RS-232和晶振、复位、外部中断输入信号的缓冲(RS-232的输出接口由主DSP进行控制)。另外，对于模拟信号本设计通过电压跟随器来实现阻抗匹配，并减小了误差和A/D转换的时间。
DSP时钟同步的实现
  由于本设计方案是通过DSP的完全同步来实现冗余控制的，故采用双DSP共同使用一个晶振信号的方式。系统工作时，要待电源稳定和晶振完全起振后，才能对DSP进行复位。通过对实验室现有的控制系统的测试，电源稳定和晶振稳定起振的时间大概是40ms，故复位时间应选择大于该值。此外，为了提高其抗干扰性，复位后的信号经过施密特触发器后最好先经过CPLD缓冲，然后再接到DSP的复位端。
硬件故障判决模块
  本设计中使用每个DSP CLKOUT引脚的输出信号作为判决硬件故障的基本条件。如果DSP硬件正常工作，CLKOUT引脚将输出固定的时钟波形；如果系统的CLKOUT没有时钟波形输出，将认为该DSP硬件不正常，然后由中心仲裁模块来隔离该DSP。其具体实现方法就是CLKOUT信号经CPLD实现的分频器后送到单稳态触发器74LS123，若系统的CLKOUT信号不正常，74LS123会产生跳变，驱使中心仲裁模块隔离不正常DSP。
输出总线表决模块
  输出总线表决模块主要实现系统的容错，解决系统的软故障。当两DSP的总线输出信号进行比较时，如果不相同，则表明某个DSP或者两个DSP都产生了软故障，系统抑止错误输出，并由中心仲裁模块对此情况进行处理，使系统实现容错功能。考虑到A/D转换的误差，本设计只对输出数据总线的高8位进行表决。
中心仲裁模块
  中心仲裁模块主要是分析由输出总线表决模块和硬件故障判决模块输出的结果，并做出判断，确定主DSP。主DSP的功能主要是控制对外的输出，包括控制D/A转换输出和RS-232的输出。
中心仲裁模块的仲裁方式
  当硬件判决模块和软件表决模块都没有报错，则系统采用默认的DSP1为主DSP；如果硬件判决模块有一块DSP报错，则隔离出错的DSP，另一个为主DSP ，并且报警；如果两个DSP都报错，则会报告系统的错误，并提供控制系统产生错误的接口信号，让系统在最短的时间里启动安保系统。当两个DSP都没有产生DSP硬件报错时，如果软件表决模块报错，则通过CPLD启动复位信号，重新复位两个DSP，并由CPLD核心控制模块记录复位次数，如果系统连续复位次数超过四次且没有出现一次正确的输出总线结果或两个DSP在线自检均没有通过，将会启动安保系统；如果有一个DSP自检不通过，则隔离该DSP，系统会输出报警信号，同时主DSP控制权交给另一DSP；如果复位次数小于四次，且出现了正确的输出总线结果，CPLD模块会清除复位计数次数，主DSP依然是DSP1。
DSP软件实现
  在DSP系统中，使用了看门狗模块，来解决系统程序跑飞问题。系统复位后，通过检测看门狗电路复位标志位来检测系统程序状态，如果是系统看门狗复位，通过软件使DSP产生输出总线报错，其结果与输出总线报错处理方式一样；否则为由仲裁模块引起的复位，并且执行在线自检。如果在线自检不通过，CPLD会自动隔离硬件。设计中为减小系统的复位时间和控制系统的连续性，存储数据的时候采用了双口RAM idt7133，这样可以在复位后快速的采用前一次计算的暂存数据(相互取对方数据，并且与自己的数据进行平均)，从而使复位对系统的影响降到最小。
在线自检的实现
  通过CPLD中心仲裁模块来控制信号传输控制门，实现A/D转换，转换成基准电平(本设计采用2.5V)后再通过实际的控制算法来计算，并将结果输出到CPLD与离线计算好的结果(存储在CPLD上)进行比较，如果实时计算结果和离线结果相同，则表示系统自检通过，否则，自动隔离自检不通过的DSP。
系统的可靠性评估
  系统的中心控制模块是采用CPLD实现的，其可靠性远高于基于程序实现的DSP，本系统中把CPLD的故障率近似认为是0，即平均无故障时间远大于DSP。
  根据电子系统模型可知，单机的可靠性随时间变化服从指数分布，即为Ri(t)=e-lit(li为故障率)，所以单机系统的平均无故障时间为1/l，而本方案的无平均故障时间为：
  显然，本系统的无故障时间为单机运行的1.5倍，较大的提高了控制器系统的可靠性。
结语
  本文提出的磁悬浮容错控制器方案，采用了软硬件协同设计，实现了故障诊断和系统重建的功能，较大的提高了控制器的可靠性，为磁轴承的工业推广应用提供了性能保障。

  通常情况下，进行DSP系统开发调试时，都要配备一片SRAM芯片作为片外程序RAM。调试时，使用相应的仿真板将程序下载到SRAM中，这样 DSP系统通过运行SRAM中的程序代码来实现相应的操作。可以看到，DSP系统调试时，关键是要将程序下载到SRAM中，因此如果能将程序代码通过单片机写入 SRAM中，则同样可以完成对DSP系统的调试。下面具体介绍在不使用仿真板的情况下，如何运用单片机AT89S5l对DSP芯片 TMS320LF2407进行在线调试。
1 硬件设计
  1.1 TMS320LF2407在线调试的实现过程
    完成DSP系统的调试，首先要将程序的源代码写入片外SRAM中。此时，单片机与SRAM组成一个系统，单片机可将分离出来的DSP程序代码写入SRAM 中。完成这一操作后，切断单片机与SRAM的联系，使DSP与SRAM组成一个独立的系统，并将LF2407配置为微处理方式，即MP／MC引脚置为高电平。这样DSP系统开始工作，LF2407从外部SRAM的0000H单元处开始执行程序代码。当修改DSP的程序时，只需修改单片机中相应的代码区，然后重新写入SRAM中即可。单片机的ISP功能能非常方便的完成这一过程，实现DSP系统的在线调试。
  1.2 硬件实现
    单片机选用AT89S5l，该芯片具有在系统编程功能，能通过并口下载线十分方便地修改和下载程序。TMS320LF2407的片外程序RAM选用64K ×16位的SRAM芯片CY7C102lV，该芯片的BHE和BLE引脚分别用来使能SRAM的高8位和低8位。
    由于89S51是5V供电，而CY7C102lV是3.3V供电，因此要进行5V和3.3V电平的转换。单片机端的地址线和控制线分别通过 74LVCl6245和74LVC245将5V电子转换为3.3V电平。数据线的电平转换建议采用74LVC245，该芯片采用5V和3.3V双电源供电，它可以将数据线上的5V和3.3V电平相互转换，可实现单片机读、写RAM中的数据。读出的数据可以通过串口发送到计算机上，这样可以检验写入 SRAM中的代码是否正确。89S5l为8位单片机，而CY7Cl02lV和DSP数据位都为16位，所以代码的写入要分两次写入，先写低8位，再写高8 位。高8位数据线和低8位数据线之间可以加一个8位的拨码开关，当向SRAM中写数据时合上开关，而当要运行DSP时则必须将拨码开关断开。当代码正确写入SRAM后，将DSP的MP／MC引脚跳至高电平，选择MP方式运行片外程序RAM复位后，即可以使DSP运行。设计中一定要注意以下情况：由于MCU -SRAM和DSP-SRAM两个系统的数据线和地址线存在共用的情况，所以当一个系统在运行时，数据线和地址线不能受到另一芯片相关引脚状态的影响，否则这一系统将无法正常运行。因此，一定要注意控制好各个芯片的片选信号，以保证两个系统分别运行时地址线和数据线不相互影响。
2 软件设计
  TI公司的CC’C2000编译后生成的*．out文件为通用对象文件格式(coft)，该格式是一种结构性文件格式，而单片机的烧入程序必须为bex文件格式，所以要将*．out文件转化为hex文件格式才能烧人单片机中。转换步骤如下。
    ①生成*．out形式的公用目标文件(coff)。当在TI公司的集成开发环境CC’C2000下进行程序开发时，都会经过编译和链接，最后生成*．out文件。
    ②对*．out文件进行提取，从中筛选出对最后装载有用的代码和地址信息。
      第一步所产生的*．out文件由于是coff格式的文件，其可重定位特性使得用户可以对程序在允许的地址范围内灵活地安排。正因为如此，*．out文件还不是完全的可执行代码，它里面包含有一些关于程序中各个段的诸如起始地址、段长度这样的辅助信息，如果把这些信息连同程序代码都装入DSP内部，程序是不会被正常执行的。这时必须要对*.out进行辅助信息与可执行代码的提取与分离，这个任务要靠专门的程序完成。这里采用TI公司提供的程序，程序的名称是：coff_both．exe。它可以在TI的网站上免费下载。
  利用该程序将*．out文件进行操作，最后生成所需的*.out.c文件。具体操作是把Coff_both.exe和exam-pie.out文件放在同一目录下，在DOS命令提示符下键入：Coff_both-out example.out，这时就会生成example.out.c格式的文件。该文件的形式见如下。
        sectlon=,vectors
        src_addr=0×0
        length=0×6(6)
        dest_addr_0×0
        space=0
        0×7980,Ox0150,0×7980，0xol50,
        0×7980,0×0150,
        checksum=0×78D0
        seCtlon=．text
        src_addr=0×0
        length=0xl3(19)
        dest_addr=0×150
        space=0
        0xBE4l，0xBE46，0xBE42，0xBE44，
        0xBCEO，0xAE18，0×83FE，0xAE29，
        Ox00E8，oxBCE1，0xAEl0，0×0000，
        0xAE1A，0xFFAA，0×8B00，0×8B00，
        0×8B00，0×7980,0×015E．
        Checksum=0xF59
  可以看到，这个程序有两段程序．vect和．text，起始地址分别为0000h和0150h，分别由6个字和19个字的代码组成。这些十六进制代码则是最后真正被执行的LF2407程序代码，也是单片机需要写入SRAM中的代码。
  第二步生成的*.out.c文件明确地告诉了程序有几个段，每个段的大小，段的起始地址以及每个段的十六进制代码。有了这个文件，就知道该写些什么内容到 SRAM中去才能够开始执行LF2407的程序了。接下来要做的就是编写单片机的应用程序把*.out.c文件中的十六进制代码写入SRAM内部。
3 结 论
  通过单片机对LF2407进行程序装载属于一种基于RAM的在线编程，它不用对程序存储器进行烧写，属于一种软配置。利用单片机AT89S5l的ISP功能可以实现程序的修改和烧写，使系统具有在线开发的特点。

  Tensilica宣布，推出用于（SoC）片上系统设计的HiFi 3音频DSP（数字信号处理器）IP核。Tensilica的第四代音频DSP提供高性能和低功耗的音频后处理和语音处理算法功能，该功能应用于智能手机和家庭娱乐系统中，同时将业界领先的HiFi设计架构的性能从24位提升至24/32位。Tensilica已将HiFi 3授权给顶级的智能手机原始设备制造商和顶级的半导体制造商。
  Tensilica多媒体市场高级总监Larry Przywara 表示：“HiFi 3 DSP 是HiFi 2 架构的升级版本，HiFi 2 是业界最流行的音频DSP内核，并已应用于数百万的智能手机，蓝光播放器，数字电视，数码相机和其他设备中。HiFi 3的设计初衷是为了满足智能手机原始设备制造商以及半导体制造商对高性能语音和音频后处理功能的功耗效率的需求。尤其需要指出的是，影响音视频前/后处理性能的FFT（快速傅氏变换），FIR（有限脉冲响应）和IIR（无限脉冲响应）算法函数库在HiFi3 DSP上的性能提高了80%。另外与HiFi EP相比，HiFi 3的语音编码的性能提高了超过1.5倍，性能的大幅提升有助于显著减少复杂算法的功耗。”
  HiFi 3 音频/语音DSP可以向下兼容经验证的HiFi 2 和HiFi EP 音频/语音DSP的软件算法库，现有的基于HiFi优化的90多种音频和语音编解码器和音频增强算法库，都可以在HiFi 3 DSP内核上运行，同时大幅度提升其性能。此外，Tensilica已进一步优化了性能要求最苛刻的多声道音频算法库，从而使其在HiFi 3 上运行更加高效。比如，HiFi 3能够在233 MHz主频下支持DTS – HD Master Audio的蓝光播放。HiFi 3保留了HiFi2的优势，提供便捷的可编程性，非常适合那些希望移植自有音频算法的用户，利用简化的编程模型提高代码编写率。
音频后处理及语音方面的需求增长
  目前音频技术的创新大多集中在音频后处理领域的复杂算法上，比如音量调节、对话清晰度、音量的提高、空间扩展、均衡以及在互动游戏中支持32个或更多的同步音频流和VoIP（因特网语音协议）。这些复杂的算法被广泛的运用到智能手机，家庭娱乐系统和游戏机的设计中。
  智能手机对语音的需求大大超过了摩尔定律和电池技术。目前的窄频带语音编解码技术和基本的噪音抑制技术需要大约200MHz的音频DSP性能，随着AMR – WB（自适应多速率宽带）语音编码技术的广泛应用，以及用于VoIP 的Skype SILK的超宽带编解码技术，改进的噪声抑制技术及其他前处理功能，如基于噪声的音量控制技术的广泛应用，这个数字将在几年内超过600MHz。
满足这些需求
  为了满足在音频方面逐渐增长的新需求，HiFi 3 音频/语音DSP，针对后处理算法中常用的FFT，FIR和IIR算法，性能提高了80%多。相比HiFi EP，HiFi 3在DTS-HD Master Audio后处理性能上提高了1.8倍。HiFi 3为ITU的语音编解码器中常用算法做了优化，带来高于50％的性能提升，同时大大降低了移植工作的难度。
  HiFi 3音频/语音DSP是一个3路的超长指令字 DSP，基于Tensilica的Xtensa数据处理器（DPU）架构，拥有4个MAC（乘法累积单元)，一个64位加载/存储单元，以及一个标准的16条目64位寄存器文件。

1 McBSP(Multichannel Buffered Serial Port)串口利用DMA中的多帧(Multi-Frame)方式通信的中断处理
  在实际通信应用中，一个突发之后，程序必须为下一个突发作准备。因此一般采用串口的DMA多帧方式但在串口以DMA方式传输数据时却有一些问题要讨论。首先DMA的传输同步事件应设McBSP的传输事件即XEVT，这样一字节传输后会自动准备另一字节(McBSP的READY上升沿触发DMA传输)。中断发生时意味着一个块已传完，这时DMA的使能自动关闭，McBSP的READY将一直保持高状态。但是在下一次突发传输直接使能DMA时却启动不了传输(相信会有许多我遇到此类问题)。这是因为无法产生McBSP触发启动所需的READY上升沿。解决办法是在中断程序中先关闭McBSP的发送，使 READY=”0″，随后在程序中发送使能DMA，再打开McBSP的发送即可。如先打开McBSP的发送后打开DMA，也是不会工作的。因为McBSP的 READY已经由0变到1了，无法再产生READY上升沿。
2 关闭DMA与关闭McBSP的区别
  在通信领域，为了充分利用DSP的片上外设资源，常常利用DMA把从串口来的数据或要发的数据放入缓冲区，再处理。对DMA而言，只要其在数据缓冲区的指针指向了中断应发生的位置，就产生中断。但此时最后一个数据只是进入了McBSP而并未真正发出去，所以在传送结束的中断程序中只能关闭DMA不能关闭McBSP。因为此时McBSP的发寄存器DXR中还有一个字没有发出。
3 McBSP串口配置的关键时序
  主要是寄存器SPCR2的配置：在保持RRST、XRST、FRST各位为0的前提下，配置好其它串口控制寄存器。等待至少2个CLKR/T时钟以确保DSP内部的同步。
    (1)可以向DXR装载数据或使能DMA。
    (2)使能GRST(GRST=1)(如果需要DSP内部产生采样时钟)。
    (3)使能RRST或XRST，注意此时要保证SPCR中仅有此一位发生改变。
    (4)使能FRST(FRST=1)(如果需要DSP内部产生帧同步)。
    (5)等待2个R/T CLK时钟周期后，收或发端便会有效。
4 汇编语言程序中的变量
  汇编语言程序中的公用变量应在文件中定义，如.def carry。汇编语言程序中使用的局部变量不需定义，可直接声明，例如trn_num .word 00h。如果在两个asm文件中有两个都没有定义的同名变量，则编译程序会认为分他们不是同一变量。在汇编程序的开头应有.mmregs宏语句。它一方面表示对默认定义的确认(ah,bh,trn等)，另一方面可以对所用寄存器重新定义。如：.mmregs DMPREC .set 54h ;定义DMA优先和使能寄存器地址在54h DMSA .set 55h DMSDN .set 57h DXR10 .set 23h ;定义串口1的发送寄存器地睛在23h
5 ST1寄存器中CPL位的影响
  CPL位是编译模式控制位，它表示在相对直接寻址时采用哪种指针。当CPL=0时，使用页指针DP;当CPL=1时，使用堆栈指针SP。实际使用中二者没有什么差别，但使用SP寻址的程序更易读。在程序中经常使用CPL=1。
6指令的歧义
  6.1 比较下面指令STLM B，AR4 ;把bl内容送入寄存器AR4 (×)
    STLM B,*AR4 ;把bl内容送入寄存器AR4 (√)
    前者实际执行的是把bl内容送入一个系统用的缓冲区，后者也可用：MVDM BL，AR4 ;把bl内容送入寄存器AR4 (√)
    其他易导致歧义的语句还有：
      LD AR5，A [...]

  过去几年间，光学相干断层扫描(OCT)技术有长足的进展。自从OCT技术问世以来，眼科医生便运用近红外线技术，拍摄眼部最远端部位的高分辨率影像。由于眼部组织呈现半透明状，因此OCT可提供显现视网膜病变的影像，藉以诊断和监控青光眼及黄斑水肿等视网膜疾病。如今，许多以OCT为基础的医疗应用已臻成熟，还有多项全新应用正进入开发阶段。
  OCT成像的原理与超声波类似，是运用反射的近红外线做为成像媒介形成影像，而非运用反射的音波。近红外线(一般为800~1300nm)来源分为两个途径，其中一个途径用于组织取样；另一个则用于参考反射镜。取样手臂扫描经过组织时，可运用干涉仪，以参考臂的光线持续阻绝取样组织后端发出的反射。对于持续阻绝的光线，会执行数字信号处理算法，以达到深度解析的轴状扫描。将这些扫描相互堆栈即可形成2D或3D的组织影像。一般而言，OCT能够以低于10?m的极高分辨率解析3~5mm组织深度的影像。
  在第一代时域系统中，OCT系统关键组件之一的参考反射镜是机械组件，因此机器的动作缓慢，而且影像的分辨率有限。第二代OCT系统以固定式参考反射镜取代机械式参考反射镜，并运用光谱仪以及快速傅立叶转换(FFT)、级数运算(magnitude computation)与对数压缩(log compression)等强大的数字信号处理技术，以解析嵌入式深度信息，并且实时结合横向扫描数据，使成像时间大幅缩短，同时提升影像分辨率。
OCT在生物医学中的应用
  如今OCT医疗系统大多用于眼科，不过，过去几年间出现了几项新兴的应用。例如，耳鼻喉科医师及小儿科医师也采用OCT技术作为诊断工具。一般而言，医师使用耳镜检查耳部、外耳道及鼓膜是否有细菌感染而发红的现象。OCT则可通过表皮及皮下膜的成像，判断是否感染致病细菌，提升诊断准确度。在服用几次抗生素后，可使用OCT系统分析抗生素是否发挥效用，如果已去除感染的生物膜，患者则可停止服用抗生素。
  其它新兴的OCT医疗应用包括牙科诊断系统以及跨科手术技术运用。例如，牙医可采用OCT成像来确定X光以及目视检查无法发现的早期龋齿及某些牙龈疾病，以便采取更有效的预防措施。
  在跨科手术方面，OCT可在去除肿瘤的手术过程中分析有无癌细胞。一般而言，外科医生取出肿瘤周围组织时，总是希望能清除所有的癌细胞。而被清除的肿瘤及周围的组织会送至病理实验室进行一周的分析，以做出手术后的书面报告。由于OCT影像在组织学/病理学应用均为相同的分辨率，因此手术室中的OCT系统能够让外科医生在手术过程中精确地知道需要清除多少组织，同时留下多少安全边缘部份，采用如此的做法便不会错误去除未感染癌症的组织，因而省却后续手术的费用及痛苦。OCT技术能够让医生以组织学的分辨率水平，实时看见影像，以便在第一次进行去除肿瘤的外科手术时做出更好的决定。
  日后会有更多采用OCT技术的医疗应用。例如，OCT能够搭配穿刺切片切除早期阶段的小肿瘤。对于罹患乳癌的病患，OCT可搭配视觉及“智能”信号处理技术，引导细针插入精确的肿瘤位置，以查明疑似感染的组织，尽可能减少手术的侵入性。对于心血管疾病患者，OCT可搭配极小型导管支架，更准确地找出血管内支架或检查斑块沉积。在这些类型的应用中，先进的数字信号处理技术不仅能够达到绝佳的影像画质，而且能够进行组织分类。
信号处理性能提升
  当作为医疗成像用途的OCT首度推出时，采用的系统是个人计算机(PC)平台，第二代系统已经过修改，目前开发中的第三代系统也将有所改变。有些OCT系统制造商已经或即将采用嵌入式处理平台，配备单一或多核数字信号处理器(DSP)，而非个人计算机中使用的一般用途处理器(GPP)。
  相较于传统运算方式，DSP的每毫瓦功耗所能达到的信号处理能力更强，这表示运用可编程算法即可得出准确的结果，而不需要使用成本高昂的电源供应及散热器。DSPSoC能够让功能强大的信号处理器与具有适当接口可进行数据处理、内存及储存的系统应用处理器并存，设计人员得以缩小系统体积尺寸并降低功耗。
  采用DSP平台可缩小系统的实体尺寸并降低耗电量，因此不久的将来将有电池供电的便携式OCT系统问世。与便携式超声波系统一样，便携式OCT系统将有助于此技术被许多诊所及医生诊疗室普遍采用。此外，对于处理自然灾害或意外事件的医疗与急救人员，便携式OCT系统将成为有效的定点照护诊断工具。
未来趋势
  在未来新一代OCT医疗成像技术的趋势中，将部署功能更强大的多核DSP，以缩短成像时间，并提高影像分辨率。处理OCT影像的软件算法目前正处于开发阶段。一项被称为偏振敏感OCT(PS-OCT)的技术能够运用处理算法将光信号极化，以产生视觉对比度更高的影像。高清晰度影像可呈现在龋齿中的小洞或微小的节结及肿瘤。
  另一项未来的OCT应用是检查眼部极为细小的血管，其中OCT可使用多普勒成像技术绘制血流量图，并估计血流速度。其原理与超声波类似，但是分辨率更高，可提早诊断出糖尿病以及某些眼部疾病。可编程DSP架构能够针对信号处理应用提供准确且可扩展的平台，因此有助于此类新型算法的开发及快速部署。

  Tensilica1月9日宣布，推出用于（SoC）片上系统设计的HiFi3音频DSP（数字信号处理器）IP核。Tensilica的第四代音频DSP提供高性能和低功耗的音频后处理和语音处理算法功能，该功能应用于智能手机和家庭娱乐系统中，同时将业界领先的HiFi设计架构的性能从24位提升至24/32位。Tensilica已将HiFi3授权给顶级的智能手机原始设备制造商和顶级的半导体制造商。
  Tensilica多媒体市场高级总监LarryPrzywara表示：“HiFi3DSP是HiFi2架构的升级版本，HiFi2是业界最流行的音频DSP内核，并已应用于数百万的智能手机，蓝光播放器，数字电视，数码相机和其他设备中。HiFi3的设计初衷是为了满足智能手机原始设备制造商以及半导体制造商对高性能语音和音频后处理功能的功耗效率的需求。尤其需要指出的是，影响音视频前/后处理性能的FFT（快速傅氏变换），FIR（有限脉冲响应）和IIR（无限脉冲响应）算法函数库在HiFi3DSP上的性能提高了80%。另外与HiFiEP相比，HiFi3的语音编码的性能提高了超过1.5倍，性能的大幅提升有助于显著减少复杂算法的功耗。”    
  HiFi3音频/语音DSP可以向下兼容经验证的HiFi2和HiFiEP音频/语音DSP的软件算法库，现有的基于HiFi优化的90多种音频和语音编解码器和音频增强算法库，都可以在HiFi3DSP内核上运行，同时大幅度提升其性能。此外，Tensilica已进一步优化了性能要求最苛刻的多声道音频算法库，从而使其在HiFi3上运行更加高效。比如，HiFi3能够在233MHz主频下支持DTS-HDMasterAudio的蓝光播放。HiFi3保留了HiFi2的优势，提供便捷的可编程性，非常适合那些希望移植自有音频算法的用户，利用简化的编程模型提高代码编写率。
音频后处理及语音方面的需求增长    
  目前音频技术的创新大多集中在音频后处理领域的复杂算法上，比如音量调节、对话清晰度、音量的提高、空间扩展、均衡以及在互动游戏中支持32个或更多的同步音频流和VoIP（因特网语音协议）。这些复杂的算法被广泛的运用到智能手机，家庭娱乐系统和游戏机的设计中。    
  智能手机对语音的需求大大超过了摩尔定律和电池技术。目前的窄频带语音编解码技术和基本的噪音抑制技术需要大约200MHz的音频DSP性能，随着AMR-WB（自适应多速率宽带）语音编码技术的广泛应用，以及用于VoIP的SkypeSILK的超宽带编解码技术，改进的噪声抑制技术及其他前处理功能，如基于噪声的音量控制技术的广泛应用，这个数字将在几年内超过600MHz。
满足这些需求    
  为了满足在音频方面逐渐增长的新需求，HiFi3音频/语音DSP，针对后处理算法中常用的FFT，FIR和IIR算法，性能提高了80%多。
  相比HiFiEP，HiFi3在DTS-HDMasterAudio后处理性能上提高了1.8倍。HiFi3为ITU的语音编解码器中常用算法做了优化，带来高于50％的性能提升，同时大大降低了移植工作的难度。   
  HiFi3音频/语音DSP是一个3路的超长指令字DSP，基于Tensilica的Xtensa数据处理器（DPU）架构，拥有4个MAC（乘法累积单元)，一个64位加载/存储单元，以及一个标准的16条目64位寄存器文件。

  通过对常用快速傅里叶变换算法原理的研究分析，提出了一种简单有效的FFT算法实现方案，该方案已经在TMS320C64xDSP中实现。将FFT算法程序在CCS3.3中运行，验证了该方案的可行性、高效性。该方案已应用于LTE—TDD无线综合测试仪表的开发中。
  在数字信号处理中，离散傅里叶变换(DFT)是常用的变换方法，它在各种数字信号处理系统中扮演着重要的角色。快速傅里叶变换(FFT)[1-2]是离散傅里叶变换的快速算法，它是根据离散傅里叶变换的奇、偶、虚、实等特性，对离散傅里叶变换的算法进行改进获得的，两者都是为了将信号变换到频域并进行相应的频谱分析。对于实时性要求很强的信号处理来说，运算速度对整个处理的影响是显而易见的。因为FFT拥有很高的运算能力，使其在无线通信和数字通信、高速图像处理、匹配滤波等领域得到极为广泛的应用。
  LTE作为准4G技术，以正交频分复用OFDM和多输入多输出MIMO技术为基础，下行采用正交频分多址(OFDM)技术，上行采用单载波频分多址(SC-FDMA)技术，在20MHz频谱带宽下能够提供下行100Mb/s和上行50Mb/s的峰值速率[3]。
  频域分析比时域分析更优越，不仅简单，且易于分析复杂信号[4]。在LTE系统中，FFT算法主要应用于基带信号生成、信号的接收和检测等，将时域信号转移到频域进行处理。
  其中，x(n)为复数序列，WNkn和X(K)也为复数，因此每计算一个X(K)值，需要进行N次复数乘法运算和N-1次复数加法运算。而X(K)共有N个点，所以完成整个DFT运算需要进行N2次复数乘法和N(N-1)次复数加法运算，当N很大时，运算量相当可观。然而对于实时性很强的信号处理来说，如满足其要求，运算速度就太高了。利用旋转因子WNkn的对称性、周期性和可约性，可以使DFT运算中的有些项合并，将长序列的DFT分解为几个短序列的DFT，从而大大减少运算次数。FFT算法可以分为时间抽取法和频域抽取法两大类。频域抽取法的运算特点与时间抽取法的基本相同，不同之处是频域抽取法的蝶形运算是先加后乘，时间抽取法的蝶形运算是先乘后加；频域抽取的输入序列是自然顺序，输出序列是倒序，而时间抽取法的输入序列是倒序，输出序列是自然顺序。
  假设输入序列x(n)长度为N=2M，M是正整数。如果不满足这个条件，在序列尾部人为地加上若干零值点，使其达到这一要求。
2 FFT算法的DSP实现
  2.1 硬件
    TMS320C6000系列DSP是TI公司推向市场的高性能DSP，综合了目前性价比高、功耗低等优点。TMS320C64系列提高了时钟频率，在体系结构上采用了VelociTI甚长指令集VLIW(Very Long Instruction Word)结构[5]，芯片内有8个独立功能单元的内核，每个周期可以并行执行8条32bit指令，最大峰值速度为4800MIPS，2组共64个32bit通用寄存器，32bit寻址范围，支持8/16/32/40 bit的数据访问，芯片内集成大容量SRAM，最大可达8Mb。由于出色的运算能力、高效的指令集、大范围的寻址能力，使其特别适用于无线基站、测试仪表等对运算能力和存储量要求高的应用场合。
  2.2 FFT算法的DSP实现
    FFT算法作为一个子函数模块且输入序列长度不尽相同，所以，方案定义了输入输出变量及其调用格式。调用格式：Turbo_Code(int*，int，int，char*，char*，int*)，其中，int分别表示输入序列的长度和FFT的级数；int*分别表示输入序列的首地址和输出序列的首地址；char*分别表示旋转因子的余弦的首地址和旋转因子的正弦的首地址。
    FFT算法具体实现流程如下：
      (1)时间抽取法的FFT中，每个蝶形的输入、输出数据节点在一条水平线上，所以每个蝶形的输出数据可以立即存入原输入数据所占用的存储单元。这种原位计算可节省大量的内存，并且理论上减少不同寄存器之间存取数据的时间。
        使用C语言编写主函数，汇编语言编写FFT算法的实现函数。程序中假设输入数据最大长度为1024，由于DSP C6455可以直接存取处理32bit，所以在内存中定义了长度为8192bit作为存放输出序列的内存空间。为了提高运算精确度，输入数的实部和虚部分别占用一个字，在程序中进行复数相乘操作是采用汇编指令MPYHI。内存定义了长度为2048bit的Tempsequence作为存放倒序序列，并且建立了2张旋转因子查找表，分别为Wr和Wi。
        外循环中，在每次内循环之前从输入比特序列中取出32bit放入一个寄存器，作为一个内循环的输入，内循环结束后，取下一个32bit输入比特更新这个寄存器。
        内循环中，计算蝶形过程采用查表的方式。对于每一级，计算出需要的旋转因子个数以及相同旋转因子相距的间隔。计算蝶形过程时，首先提取出X(k)，根据相同旋转因子间隔找到X(k+B)完成蝶形计算。考虑到旋转因子的对称性，在内存中存放旋转因子时只存放一半，剩余的数据根据对称性进行处理。
        按时间抽取法的FFT输入序列是倒序，输出序列是自然顺序；按频率抽取法的FFT输入序列是自然顺序，输出序列是倒序的。不管采用哪种方法进行FFT计算，都需要倒序处理。倒序是整个FFT计算的重要部分，进行汇编程序时，按自然顺序将输入数据存入到存储单元内，通过变址运算，将自然顺序的序列按时间抽取法要求进行倒位。
        重新排序之前，存储单元Y中依次存放输入数据，I表示当前输入数据比特的顺序数的十进制数值，I的取值从0到N-I；J表示当前倒序数的十进制数值。输入序列的第一个和最后一个数的位置不需要倒序处理，完成倒序的外循环的次数为N-2。为了保证调换数据的正确性，需要检测一下是否I<J，只有当I<J，才将Y(I)与Y(J)的内容互换。形成倒序数J以后，就可以实现变址功能，按照自然顺序存放在存储单元的数据重新按照倒序排列。
3 性能分析与总结
  在DSP软件实现中，通过指令并行，尽量优化程序循环体，减少或消除程序中的’NOP’指令[6]。
  当运用TMS320C64×DSP芯片实现时，由于处理器的超高主频一般为1GHz，一个指令周期耗时为1ns，其运算速率非常快，完全可以满足实时性信号处理。因此，采用旋转因子查表法的实现方案不仅简化了程序实现方法，还减少了模块程序代码编写，节约了系统存储空间。
  本文提出了一种简单有效的FFT算法实现方案，详细介绍了算法在DSP的实现方法，并在TMS320C64x芯片上加以实现。程序运行结果表明，该算法能够满足TD-LTE系统的需求，具有可行性和高效性。该方案已应用于LTE-TDD无线综合测试仪表的开发中。

1 引言
  近年来交流变频调速系统发展很快，已成为调速系统的主要研究和发展方向。1971年提出的矢量控制理论根据磁动势等效原则，应用坐标变换将三相系统等效为二相系统，再经过按磁场定向的同步旋转变换实现了定子电流励磁分量与转矩分量之间的解耦，从而达到对交流电机的磁链和电流分别控制的目的。这样就可将一台三相异步电动机等效为直流电机来控制，因而获得了与直流调速系统同样的静、动态性能。
2 矢量控制的原理
  矢量控制也称为磁场定向控制，其基本思路是模拟直流电机来控制，根据磁动势和功率不变的原则通过坐标变换，将三相静止坐标变换成两相静止坐标(即Clarck变换)，然后通过旋转变换将两相静止坐标变成两相旋转坐标(即Park变换),在Park变换下将定子电流矢量分解成按转子磁场定向的两个直流分量iM,iT(其中iM称为励磁电流分量,iT为转矩电流分量)，并对其分别加以控制。控制iM就相当于控制磁通，而控制iT就相当于控制转矩。通过解耦，控制交流电动机和控制直流电动机一样方便。
3 电压空间矢量SVPWM的原理
  空间电压矢量调制法是以三相对称正弦波电压供电时交流电机的理想磁通圆为基准，用逆变器不同的开关模式所产生的实际磁通去逼近基准圆磁通，并由它们比较的结果决定逆变器的开关状态，形成PWM波形。位于同一桥臂的功率管的导通状态是相反的。当位于同一桥臂的上面的功率管导通时，下桥臂的功率管一定是关断的。假设功率管导通状态为1，关断状态为0，我们只通过上桥臂功率管的开关状态。
4 系统硬件实现
  该系统采用交-直-交电压型变频电路。主电路由整流电路、滤波电路、开关电源电路、电流检测电路及智能功率模块IPM逆变电路等构成。主电路的整流部分是由不可控二极管组成的，在设计主电路的时候，选用了智能型器件IPM。IPM是IGBT智能化功率模块，它将IGBT芯片、驱动电路、保护电路等封装在一个模块内，不但便于使用，而且大大有利于装置的小型化、高性能化和高频化，设有过流和短路保护，欠电压保护。系统控制电路以TMS320F2812芯片为核心,外扩RAM构成功能齐全的矢量控制系统，系统参数由上位机通过通信接口下传给下位机，DSP负责采样各相电流，计算电机的转速和位置，最后运用矢量控制算法，得到SVPWM控制信号，经过光耦隔离电路后，驱动逆变器功率开关器件，同时DSP还监控变频系统的运行状态，当系统出现短路、过流、过压、过热等故障时，DSP将封锁SVPWM信号，使电机停止运行。
  系统控制回路主要包括了DSP微处理器系统，数据采集和控制信号I/O电路，驱动电路，保护电路等子系统。
5 系统软件设计
  此系统中对感应电机的所有控制都是通过F2812的软件来完成的。软件程序由主程序和定时器下溢中断子程序组成。主程序中进行硬件和变量初始化，对各个控制寄存器置初值，对运算过程中使用的各种变量分配地址并设置相应的初值。中断子程序的工作是在每一个PWM周期里,计算出下一个PWM周期的三个比较寄存器的比较值,并送到比较寄存器中。中断服务子程序是系统的核心部分，执行SVPWM调制，故障处理中断等。
6 实验结果与结论
  结合交流电机控制系统，用C语言编写了载波频率为2KHz，变频范围为0～100Hz的SVPWM控制程序。驱动的电机为三相异步电动机，定子绕组星形结法。采用TMS320F2812每周期内只发生一次定时器周期中断，实时性好，而且占用CPU较少，使CPU有很大能力去完成其它任务。
  采用TMS320F2812和IPM等模块化的芯片，利用电压空间矢量调制技术构成的感应电机矢量控制系统，输出电流的谐波成分减少,硬件电路简单,系统的动态响应、控制精度有很大提高,复杂算法得以实现。采用DSP结合先进控制算法的矢量控制系统在感应电机的控制中将有广泛的应用前景。
  本文作者创新点是应用更新一代的DSP芯片TMS320F2812，以及采用具有更多保护功能的IPM来构成控制系统，简化了外围电路，应用数字信号处理芯片实现软件算法使控制精度进一步提高，响应更加快速。

  自从美国TI公司推出通用可编程DSP芯片以来，DSP技术得到了突飞猛进的发展。DSP电源设计是DSP应用系统设计的一个重要组成部分，低功耗是DSP电源系统设计的发展方向。由于DSP一般在系统中要承担大量的实时数据计算，在CPU内部，频繁的部件转换会使系统功耗大大增加，降低DSP内部CPU供电的核电压是降低系统功耗的有效方法，因此TI公司的DSP大多采用低电压供电方式。
  从一定程度上说，选择什么样的DSP就决定系统处于什么样的功耗层次。在实际应用中，电源系统直接决定了DSP能否在高性能低功耗的情况下工作，因此，一个稳定而可靠的电源系统是至关重要的。
  TI公司最新推出的TPS6229X系列开关电源芯片有两种工作模式：PWM模式和节能模式。在额定负载电流下，芯片处于PWM模式，高效稳定的为DSP供电，当负载电流降低时，芯片自动转入节能模式，以减小系统功耗，适宜于DSP系统的低功耗设计，本文主要介绍了该芯片的特点，并给出了基于此芯片的DSP电源电路。
l DSP电源特点
  1．1 电源要求
    TI公司的DSP需要给CPU、FLASH、ADC及I／O等提供双电源供电，分别为1．8V或2．5V核电源和3．3V的I／O电源，每种电源又分为数字电源和模拟电源，即数字1．8V(2．5V)、模拟1．8V(2．5V)，数字3．3V，模拟3．3V。相对与模拟电源和数字电源，也要求有模拟地和数字地。数字电源与模拟电源单独供电，数字地与模拟地分开，单点连接。
    DSP大多采用数字电源供电，可以通过数字电源来获得模拟电源，主要有两种方式： (1)数字电源与模拟电源、数字地与模拟地之间加电感或铁氧体磁珠构成无源滤波网络。铁氧体磁珠在低频时阻抗很低，在高频时很高，可以抑制高频干扰，从而消除数字电路的噪声。 (2)采用多路稳压器。方法(1)结构简单，能满足一般的应用要求，方法(2)有更好的去耦效果，但电路复杂成本高。
  1．2 供电次序
    TI公司DSP采用双电源供电，因此，需要考虑上电、掉电顺序。大部分DSP芯片要求内核电压先上电，I／O电压后上电。因为如果只有CPU内核获得供电，周边I／O没有供电，对芯片不会产生损害，只是没有输入输出能力而已；如果周边I／O获得供电而CPU内核没有加电，那么DSP缓冲驱动部分的三极管处于未知状态下工作，这是很危险的。但是也有要求I／O电压先上电，内核电压后上电，如TMS320F2812。
    在设计不同DSP芯片的电源系统时，要根据其不同的电源特点，否则可能造成整个电源系统的损坏。
2 TPS62290芯片介绍
  2．1 芯片特点
    TPS62290是TI公司最新推出的高效率同步降压DC／DC转换器，应用于手机、掌上电脑、便携式媒体播放器以及低功耗DSP电源设计中，其主要有以下特点：
      输出电流高达1000mA
      输入电压范围为2．3～6V
      固定工作频率为2．25MHz
      输出电压误差范围为一1．5％～1．5％
      轻载下采用节能模式
      静态电流约15μA
      最大占空比为100％
      芯片采用2×2×0．8mm SON封装
  2．2 工作原理
    TPS62290降压调整器有两种工作模式：PWM模式和节能模式。当负载电流增大时，工作于PWM模式，当负载电流减小时，自动转入节能模式以减小系统功耗。
    在PWM模式下，TPS62290使用独特的快速响应电压控制器将输入电压供给负载，在每个周期的开始触发高压MOSFET开关管，电流从输入电容经过高压MOSFET开关和电感流向输出电容和负载。这一阶段，电流逐渐上升，当上升到PWM的极限电流时触发比较器，关闭高压MOSFET开关管。当高压MOSFET开关管的电流过大时也会触发电流极限比较器将其关闭。经过一段死区时间，低压MOSFET整流器工作，电感电流逐渐降低，电流从电感流向输出电容和负载，通过低压MOSFET整流器再流回电感中。在下个周期开始时，时钟信号又关闭低压MOSFET整流器并且打开高压MOSFET开关管，如此循环往复。
    当MODE引脚置为低电平时，TPS62290工作于节能模式。当负载电流减小时，也会自动转入节能模式。当工作于节能模式时，其工作频率会降低，负载电流接近静态电流，输出电压会比正常工作的输出电压高大约1％。此时，输出电压会受到PFM比较器的监视，一旦输出电压降低，器件发出一个PFM电流脉冲，触发高压MOSFET开关管，使电感电流上升。当定时结束时，高压MOSFET开关管关闭，低压MOSFET开关管工作，直到电感电流为零。
    TPS62290有效地将电流传递给输出电容和负载。如果负载电流降低，则输出电压会上升，如果输出电压等于或是高于PFM比较器的极限电压，芯片将停止工作进入睡眠模式，此时电流约为15μA，整个电源系统的功耗达到最低。
  2．3 可调输出电压原理
    TPS62290的电压输出范围为0．6V～Uin(Uin为输入电压)，通过外接一个电阻取样网络实现输出电压的调整。
    其中Uref=0．6V(内部基准电压)，为了减小反馈网络的电流，R2的值为l80kΩ或是360kΩ，R1与R2的和不能超过lMΩ，以抑制噪声。外部反馈电容C1必须具有良好的负载瞬态响应特性，其取值范围为22～33pF。电感L的取值为1．5～4．7μH，输出电容的取值范围4．7～22μF。在PCB布线时，连接FB引脚的线路要远离噪声源，以减少干扰。
  2．4 输出滤波器设计
    TPS62290外接电感的取值范围为1．5～4．7μH，输出电容的取值范围为4．7～22μF，最优工作状态下，电感为2．2μH，输出电容取10μF。不同的工作状态，电感和电容的最佳取值不同。为了工作稳定，电感取值不得低于1μH，输出电容不得低于3．5μF。
    (1)电感的选择
      电感的取值直接影响到浪涌电流的大小。电感的选择主要依据是DC阻抗和饱和电流。电感的浪涌电流随着感应系数的增加而减小，随着输入和输出电压的增加而增加。在PFM模式下，电感也会影响到输出电压的波动。电感取值大，输出电压波纹小，PFM频率高，电感取值小，输出电压波纹大，PFM频率低。
    (2)输出电容的选择
      TPS6229X系列芯片的输出电容推荐使用陶瓷电容，因为低ESR的陶瓷电容可以抑制输出电压波纹，电介质选用X7R或X5R。在高频情况下，若采用Y5V和Z5U电介质的电容，其电容值随温度的变化而变化，不宜采用。
      在轻载电流下，调整器工作于节能模式，输出电压峰值取决于输出电容和电感的大小，大容量的电容和电感可以减小输出电压峰值，以平滑输出电压。
3 电路设计
  关于此电路的几点说明：
　　1)电压输入端接电容值为10μF的陶瓷电容(C1、C2)，减小输入电压的波动。
　　2)电压输出端接陶瓷电容(C5、C6、C7、C8)。
　　3)U1的使能端接+5V高电平，上电输出1．8V电压，供给DSP内核。
　　4)U2的使能端接1．8V电压，当Ul输出1．8V电压时使能U2输出3．3V电压，供给DSP的I／O，这样就实现了核电压先上电，I／O电压后上电。
　　5)1．8V和3．3V数字电压分别通过铁氧体磁珠L3、L4进行滤波，从而输出1．8V和3．3V的模拟电压。
　　6)MODE引脚接地，芯片工作于节能模式，功耗降低。
4 结论
  DSP复杂的电源系统对供电要求越来越高，如何在保证DSP高性能稳定工作的条件下，降低DSP系统的功耗是一个需要解决的问题。本文介绍了TI公司最新推出的适合DSP低功耗电源系统设计的开关电源芯片，并设计了基于该芯片的双电源方案，满足DSP系统要求的上电顺序。