现在位置 >首页 > 所有 DSP技术应用 分类文章

选择DSP的四大标准:资源、数据、算法、经验

2013年06月19日 43 次阅读

针对目前市面上DSP等科技术语被滥用的问题,小编走访了Adchina易传媒希望得到正确评判DSP的尺度为广告主带来正确的评判标准。
国际公认的评判DSP主要会基于四大标准
  1. 扑克王粤语在线 资源:全流量、全覆盖、全购买
  理想的DSP解密平台,应当实现“全流量、全覆盖、全购买”,应该包含展示广告、移动广告和视频广告。
  2. 数据:必须是“活的大数据”。
  3. 算法:常年运营实操,大规模技术团队。
  4. 经验:数据和算法来自于经验积累。
  与易传媒的DSP破解团队沟通中所有的谈话内容基本上围绕着这4个标准:
  首先,易传媒在过去6年的行业耕耘中,已经成为了数字广告市场上规模最大的第三方多屏整合广告平台,对接主流Exchange,SSP和400 优质媒体,能够真正做到“跟着消费者走”,满足营销人员对于跨渠道的品牌推广和效果营销。真正实现了“全流量、全覆盖、全购买”。
  其次,从数据角度来说,易传媒平台的数据来自于端到端平台,来自于7*24各行各业、跨阵地的海量数据收集,来自于整合的多屏数据,全方位掌握消费者的数字生活。基于每天1500亿的数据点采集,易传媒DSP向客户提供13000个标签的受众细分,每个标签均保证足够的活跃用户。
  第三,从算法角度来说,易传媒的技术团队超过200人,包括来自前Google、AMD、中科院的技术精英组成了算法团队。而6年的广告运营,3年的DSP经验,磨砺了明星产品“易优算”竞价优化系统,该系统支持25种优化维度,1000万 优化组合,在8万QPS下响应时间不超过50ms,拥有超过行业平均的98%竞价响应率。
  最后,从运营经验来说,2008年,易传媒上线了中国第一个行为定向和第一个回头客定向投放;2010年上线中国第一个基于Server Side的人群数据库IUD,支持大规模cookie的数据处理——即RTB竞价技术的基础;同年,易传媒上线移动平台,中国第一个多屏整合广告平台搭建完成。
  目前,易传媒DSP产品已实际运营三年,可以保证5大代理集团的自助使用。
  DSP毫无疑问已经是互联网广告投放的大势所趋,但是为了吸引客户而过度宣传实际上对于行业是一种伤害。资源、数据、算法、经验,都是需要长期积累所得,易传媒最近推出这样重量级企业的DSP产品,相信会对整个DSP行业起到“正本清源”的推动作用。

DSP 开启智能商业模式

2013年05月28日 36 次阅读

5月28日 RTB实时竞价最初兴起于美国,从最初的3亿美金到去年坐拥19亿美元成交额,顺利进入美国主流广告行业,并受到AT&T、丰田等广告主的青睐。
  相较国内RTB市场,虽起步稍晚但是发展速度却毫不逊色。目前国内目前主流的投放方式依然是按天投放,通过购买某一特定媒体去覆盖媒体背后的受众。在这种方式下,除了目标受众,还会投放到许多非目标受众。从而造成资源的浪费。在高度讲究广告效果的今天,高效、智能的竞价模式或将成为广告主新的选择。
  RTB(Real Time Bidding)实时竞价是由DSP(Demand Side Platform)、SSP(Supply Side Platform)、DMP(Data 麻将游戏 Management Platform)三大平台为核心的互联网广告生态系统,DSP解密作为连接为广告主、代理公司专业的综合性管理平台和接口,势头并不小觑,笔者了解到,近两年出现了20多家拥有DSP破解平台的公司,新技术带来的究竟是互联网广告公司转型的新热,还是只停留在口号阶段的观望?
  带着疑问,笔者走访了互联网广告技术流的代表传漾科技,公司高级副总裁王岳龙表示,DSP的兴起是行业的革新,它是一个受众购买平台,广告主在线自助竞价购买“目标受众”,将广告信息快速准确的传递给“合适的人”,因而对底层数据分析和技术要求较高。目前RTB正处于遍地开花的发展期,广告主尚在试探磨合阶段。与相对行业细分化严重的美国网络广告市场不同,国内的互联网广告企业更青睐于集广告主、数据和技术于一体的DSP。主要帮助买方整合资源、管理流量、理性投标等,自动化管理整个广告投放活动获得符合广告主目标的利益,节约大量人力资源,进入以用户为导向的效果营销时代。
  传漾以技术起家,很早就开始在RTB市场试水,目前传漾接入了国内三大广告交易平台(Google ADX、淘宝 Tanx、腾讯智慧) 传漾自有交易平台AdPlace,日均达35-50亿PV,采用领先的数据分析技术和挖掘内核,经由分析和挖掘内核不断分析、收集信息,对受众的人口统计学特征进行认证,最后将这些海量的受众信息数据整合清洗为可被广泛应用的集成数据库,为关键词定向、语义主题定向提供底层的数据接口及应用匹配展示,并以此作为DSP平台购买的底层支撑,来指导整个传漾广告平台服务。
  目前公司的多款技术产品为DSP平台打下了技术和数据资源的基础,例如网络广告发布系统Dolphin。“目前我们的Dolphin已经占据网络发布市场80%份额,汽车之家、中国日报网、凤凰网等都是Dolphin的客户,有了底层技术的支持,我们会更为优先合作这些网站的剩余资源,而Dolphin目前也完成了与传漾广告交易平台AdPlace无缝对接。媒体资源上我们优势较大。”王岳龙表示。
  而后,王总还向笔者展示了通过传漾DSP平台投放案例,某旅游网站类型的客户,首先通过传漾SameData受众数据库中筛选符合客户目标受众的群体及兴趣特征,约36,320,495个。通过对接腾讯MindX与传漾AdPlace交易平台选择优质媒体资源,采用优质富媒体 硬广形式针对旅游商旅受众进行集中购买投放,在投放过程中,传漾DSP平台会对每个投放渠道的效果贡献情况自动分配预算,将较多的预算分配至效果更佳的投放渠道以及兴趣更匹配的受众。
 
  相比于传统网络广告投放,CTR提升2.5倍;同时旅游网站页面流量提升80%,更智能的投放为旅游网站会员卡的销售额带来了显著增长,大大超越了预计效果。“新的投放方式为我们节约了广告资源,却提高了客户的的ROI值,它是在原有互联网广告技术基础上新的智能商业模式。”王总这样总结。

悠易互通CEO解读DSP

2013年05月23日 44 次阅读

DSP(广告需求方平台)让互联网广告人兴奋不已。尽管去年被称作中国DSP元年,但统计数据显示,全年通过DSP投放的互联网广告规模已有9.1亿元,预计到2016年这一数字将超过200亿元,这意味着未来四年行业增长率都在三位数。
  不止于此。DSP被形容为能够提升广告主ROI(投资回报率),能够对受众做更精准的匹配等等诸多优势。然而不同之处还在于,DSP模式从某种程度上能够降低广告行业进入门槛,所以过去的一年中,至少30家DSP提供方涌现了出来。
  似乎只要开发出一套DSP解密,接入广告交易平台(Ad 德克萨斯扑克在线 Exchange),就可以寻求广告主的投放。而以前互联网广告公司通常需要投入大笔资金构建广告网络。这种热火朝天,在悠易互通眼中有些许存在“泡沫”的隐忧。
  1/10秒的争夺
  DSP拥有两个核心特征:一是具有RTB(实时竞价)处理能力,二是具有定位用户能力。而广告主借助DSP破解,应该能够找到更适合的潜在消费者。
  典型的流程是这样的:某网页提供RTB广告位,当一位用户来访,网站就会把相关的cookie等信息发送到RTB广告交易平台,而交易平台再转发给所有接入的DSP,收到通知的DSP通过数据库比对确认用户身份,然后根据广告主需求出价竞拍广告位。
  “整个过程要十分之一秒完成”,悠易互通CEO周文彪对新浪科技说,哪个DSP能够更快更好的识别匹配出用户特征,就能为广告主带来更好的转化与价值。也就是说,众多DSP之间的比拼就在电光火石般的1/10秒内完成了。
  像每个同行一样,悠易互通也会强调自己的数据积累,例如数亿规模的活跃cookie信息。而周文彪同时强调说,“悠易前几年就开始搜集、清洗、挖掘、分析数据。互联网数据最大的问题是太庞大,里面有很多脏数据在里面,但我们已经清洗完成”。
  对于这些匿名数据,可以进行分析、建模、加注标签,便于DSP快速识别与匹配用户。在上面那个流程中,DSP识别出某个网页的访问者最近在查iPhone5,可能就会匹配三星手机的广告。如果竞价成功,用户所在的页面上就会出现一则三星广告。
  悠易互通担心的是,有些同行DSP不能实质性的解决问题,而这会带来很大的麻烦。“如果广告主试过一个DSP效果不大,我们再去沟通就很困难了”,周文彪说现在DSP最大的瓶颈就在于行业教育,即广告主对新模式还缺乏了解和认同。
  全力押宝DSP
  尽管有种种不足,周文彪还是将DSP评价为“一个千载难逢的契机”。他认为这种更强调技术和数据的模式,能够给越来越精明的广告主,带来更好的效果。虽然有数十家竞争对手,但周认为最后只有几家可以留在第一集团。
  通常大广告主从策略上,会选择两家DSP合作伙伴。而一般用户可能会在尝试过后,更可能选择一家DSP长期合作。激烈竞争不可避免。而目前悠易互通广告网络客户和DSP客户中,只有三分之一产生交集。拓展空间仍然广阔。
  其中汽车、电信、快消、电商类的客户,尝试DSP模式的比较多。在服务传统效果广告主的同时,悠易互通也注意到品牌广告主,也越来越看重广告效果。
  现在悠易互通奉行两条腿走路的政策。其最主要的收入仍然来自原有的广告网络业务,但是增速远远不及新推出的DSP业务。DSP也是未来悠易互通的产品研发重点。按计划,悠易互通2.0版本的DSP将于七八月间推向市场。
  去年六月,悠易互通经历过一次重大人员调整。对此周文彪并不讳言。他对新浪科技表示,调整之后悠易互通管理团队一直非常稳定。此间悠易互通也对此前的用人策略等进行了反思。据透露,近期仍将有产品方面的高管加入悠易互通。
  “我们很庆幸做的比其它公司早,能够比较好的走过调整期”,周文彪说悠易互通调整之后就是加强专注性,公司融资之后很容易分散精力犯错误。此外,对这家去年完成C轮融资的公司而言,现阶段并没有尝试上市的计划。

如要在首页显示图片可以用此替换上句-->

DSP与单片机通讯方式解析方案

2012年06月29日 83 次阅读

1 引 言
  随着计算机系统、通讯设备的迅猛发展,不间断电源UPS(uninterruptible power supply)的应用范围越来越广。银行、证券、通信基站等等对于UPS的需求量也是与日俱增。本文主要介绍200KVAUPS中的DSP[1]与单片机的两种串行通讯方式,实验证明:两种通讯方式均可以使DSP和单片机顺利通讯,并且使得算法控制和监控顺利实现,均是行之有效的DSP与单片机的通讯方式。
  目前,高速数字信号处理器(DSP,digital signal processor)
  已经广泛应用于工业控制,电机控制,航天宇航控制等诸多复杂控制系统中。在电力电子领域,由于各种开关功率器件开关频率越来越高,开关损耗越来越小,所以普通的8位单片机并不能满足要求,TI公司的TMS320F240系列单片机因其具有快速的处理能力在大功率开关管控制方面已经得到实践认可,并在诸多复杂控制检测系统中起到核心作用。由于本系统中PFC整流电路以及逆变电路算法复杂,加之比较繁琐的逻辑顺序,所以分别需要一块DSP对其进行控制。如果将监控程序加入DSP中,键盘显示以及数据存储速度势必要加入等待周期,同时会影响CPU的处理速度。所以,现大都采用另加一块单片机对其进行监控、键盘显示、以及一些重要数据的备份。因此,在数字化UPS中串行通讯也显得犹为重要。
2 MCS51单片机和TMS320F240的串行通讯
  MCS51系列单片机内部具有一个全双工串行口,该串行口有四种工作方式,可以利用软件进行设置,由片内定时/计数器产生。串行口的接收发送数据均可以触发中断,并含有接收、发送缓冲器SBUF,两个缓冲器共用一个字节地址。串行口是可编程的接口,对它的初始化只用两个控制字分别写入特殊功能寄存器SCON和电源控制寄存器PCON中即可。
  TMS320F240中的串行外设接口(SPI)模块,是一个高速、同步串行I/O口,它允许长度可编程的串行位流(1~8)位以可编程的位传输速度移入或移出器件。数据的传输需要三条线,即时钟、发送和接收。串行通讯接口(SCI)模块支持CPU和使用NRZ(Nonreturn-to-zero)的异步通讯设备之间的通讯,跟SPI不同的是SCI仅仅需要两个I/O口进行数据传输,即发送端和接收端,所以在外围硬件电路设计方面更容易实现。虽然外围电路设计简单可行,但是SCI数据传输的速度较SPI要差很多,因为SPI具有的时钟线可以使得两块芯片达到真正意义上的同步,而通过SCI连接的两块芯片各自有自己的时钟,这就使得传输速度受到影响(最高可达64kb/s),有些应用场所在传输距离很短(15m以内)的情况下通常使用较为容易实现的SCI异步串行通讯。但对传输速率要求较高,或传输距离要求较长的情况下通常使用SPI(1.2km,10Mb/s) 同步串行通讯。故虽本系统才用SCI进行通讯,同时给出SPI设计方法,通过对照比较达到灵活运用DSP串行通讯接口的效果。
3 SCI接口实现DSP与单片机的串行通讯
  在利用SCI连接外围芯片的时候通常需要外加接口芯片,常用的有MAXIUM公司的MAX232A和MAX485。
  MAX232A由监控板上的普通 5V电压供电,内部有一个电子桨电压变换器,可以把输入的 5V电源电压变换成RS232C通讯的 10V电压。这种芯片内部含有两个发送器和两个接收器,能够满足双工发送器/接收器的电气规范。并且此芯片可以完成RS232C电平到TTL/CMOS电平的转换。
  3.1 初始化设置
    麻将游戏单机版 在异步通讯中必须先规定两件事:一是字符格式,即规定每一阵数据的格式,二是采用波特率及时钟频率和波特率的关系。这些规定是通过初始化设置与串行通讯有关的寄存器来实现的。在TMS320F240中本系统中SYSCLK=24MHz,现选择波特率为9600bps进行RS-232通信。
    设定初始值为:(TH1)=(TL1)=0FCH。则MCS51单片机初始化程序如下:
      MOV TMOD,#20H;T1工作于模式2
      MOV TH1,#FCH;
      MOV TL1,#FCH;赋计数初值,波特率为9600bit/s
      MOV SCON,#50H;置串口方式1,每帧10数据,允许接收
      MOV PCON,#80H;设SMOD=1
      SETB TR1启动定时器
4 SPI接口实现DSP与单片机的串口通讯
  在利用SPI接口实现DSP与单片机进行串口通讯的时候,由于DSP需要通过一根时钟引线连接主机从机使其同步,而MCS51单片机串行通讯只有RXD和TXD,TXD产生系钟,RXD则既接收数据又发送数据,这里我们选用两片74LS645(同步收发器)来区分收发数据。
  MCS51采用方式0,同步串行通讯时钟为0.5MHZ,单片机做主机,DSP做从机。当系统开始工作时,DSP的SPISTE(SPI从动发送使能脚)作为普通I/O口发送DSP的选通信号(初始化SPISTE=1),当单片机的P1.0口检测到SPISTE的下降沿时,开始由TXD口输出同步时钟脉冲并通过RXD接收数据。同理当DSP检测到单片机由P1.3(初始化为1)的下降沿后,即接收到网络主控制器送出的SPICLK信号,开始接收由主机发送的数据,然后将SPISIMO引脚上的数据移入到SPIDAT寄存器。如果从DSP同时也发送数据,则必须在SPICLK信号开始之前把数据写入到SPIRXBUF或SPIDAT寄存器中去。
  SPI的接口有四种不同的波特率设置,时钟可以进行极性的选择,有效沿选择和相位选择等等。在这里由于DSP的SPICLK使用MCS51单片机的时钟频率,故在这里可以不设置SPICLK,只需保证DSP的工作频率不低于单片机通过TXD口转换的时钟频率即可。需要注意的是,DSP在通过SPI进行数据传输时,是先传送高8位在传送低8位,这就需要在单片机中断服务子程序中设定字符反转程序。
5 结 论
  在设计DSP与单片机通讯接口时,由于一般情况下对传输速率以及传输距离没有太多要求,所以仅利用SCI基本可以满足设计要求,但在较为复杂的数字化UPS系统之中通常需要两片或者多片DSP共同控制,在DSP解密与另外一块DSP通讯之中需要利用剩余的SPI口,在主从双DSP通讯设计中更为简单易行。当另外一块DSP与单片机进行通讯时,由于单片机的串口已经被占用,故可以考虑通过SCI口与单片机的外围中断来实现,当接收到一个下降沿的中断,就认为是串行数据的起始位到达了,而后利用设定好的波特率进行各位数据读取即可。

基于C语言在FPGA上实现DSP的解决方案

2012年06月15日 78 次阅读

  硬件设计者已经开始在高性能DSP的设计中采用FPGA技术,因为它可以提供比基于PC或者单片机的解决方法快上10-100倍的运算量。以前,对硬件设计不熟悉的软件开发者们很难发挥出FPGA的优势,而如今基于C语言的方法可以让软件开发者毫不费力的将FPGA的优势发挥得淋漓尽致。这些基于C语言的开发工具可以比基于HDL语言的硬件设计更节省设计时间,同时不需要太多的硬件知识。由于具有这些优势,FPGA技术不仅可使这些器件作为I/O器件的前端,FPGA还可实现大量的高带宽和运算密集型应用的实时处理。此外,FPGA还可很紧密地与板上存储器结合,并在一块电路板上集成多个器件。更好的是,FPGA电路板可通过新兴的串口通讯标准进行通讯,如RapidI/O或者PCIX。这些最新技术可让基于FPGA的系统比现有的多CPU和DSP解密系统的性价比高出一个数量级。因此,在用CPU和DSP解决高带宽和算法密集问题的场合中,例如医疗成像、工业应用以及军用声纳和雷达等,经常使用FPGA。设计者利用这些新型的基于C语言的开发工具来开发DSP(在一块PCI板上安装单块或多块FPGA处理器),就可以实现前面提到的改进性能以及更短的面世时间。这篇文章向设计者展示了如何利用C语言工具在基于FPGA的系统中实现信号处理,并一步一步向开发者说明在多FPGA系统中实现算法密集型信号处理程序的过程。利用C语言对FPGA计算解决方案进行编程,能将把程序的执行时间从12分钟减少到仅为2秒。
1 通过C语言与硬件进行接口
  假设您在设计一个算法密集的信号处理程序,例如分析上千公里长公路的裂缝。这种应用需要用到正/逆向霍夫变换的算法,该算法还可对航拍图片中的河流和街道以及半导体表面的瑕疵进行定位。如果你正使用基于奔腾4和WindowsXP的PC、带有多个FPGA的PCI板(例如Tsunami板)、C语言开发环境和Handel-C(Celoxica开发环境)来进行设计,并假设你对HDL硬件语言所知甚少,却熟悉基于FPGA设计的一些基础知识。设计过程要从C语言代码的编写开始,然后将代码转化成Handel-C,并在PC上进行仿真,最终在多FPGA处理器上运行测试。
  一开始,先要决定C语言代码对哪些算法进行加速。一个好的剖析工具,例如Intel的VTunePerformanceAnalyzer,可以帮你发现消耗过多时钟周期的代码段。在上述的信号处理应用中,完全由CPU完成算法要花费12分钟的时间,经过剖析发现时间几乎是消耗在各种嵌套的循环中,这清楚地显示了哪些代码是由FPGA加速器加速的。经过加速过的代码需要经过PC上的PCI总线输入和输出。由此可知I/O数据的速度在PCI总线的速度范围之内??从70到200Mbps。接下来的挑战是创建FPGA设计以加速代码的功能。由于FPGA可以同时执行上千条指令,访问上百个内存块,所以“管道”和“并行处理”技术都可被用来加速功能。利用管道技术,指令路径是有顺序的,即当一些算法正在一部分数据“管道”中被执行时,另一些算法将在同一“管道”的后面部分被执行,这个过程与自动生产线很相似。具有长时钟的程序可以通过并行处理来显著降低运行时间。
  最后,你还必须分析各个算法,将其按步分解成由数学运算(加、减、乘、除、积分)、延迟、保存到内存和查表等操作。无论多复杂的算法都可以分解成这些最基本的操作,而且这些操作在相互无关联的情况下可以并行处理。我们的示例应用可以这样被加速:9个处理周期被充分地进行管道处理,在初始延迟后的每个时钟都输出一个结果,然后这些周期被嵌入到X、Y和Θ的三维循环中,因此总的周期数为9 (9*X*Y*Θ),即在每个处理块中只包括9个这样的周期:延迟 (9个周期*64个像素*64个像素*64位深度)。
  尽管FPGA中可以实现浮点运算单元,但它们能迅速消耗FPGA的资源,所以如果可以,最好谨慎使用。主要依靠浮点运算的算法最好转换成定点运算,这样你既可利用用“模块浮点”方法,又可通过定点的方法设计整个系统。然后,通过对比实际输出与原始的全浮点运算的软件实现来确定转换精度。在霍尔算法的例子中,14b 麻将游戏 7b的定点分辨率与全浮点的结果完全相同。
2 确定资源
  在接下来的设计中,需要对每个处理部分的时钟周期计数。通常,每个时钟周期可以完成二到三个运算,然后确定所需的FPGA资源以适应代码。可以在多个FPGA中分段运行代码来获得更高的计算能力。这些解决方案的拓展非常容易,只要使用所需的多个FPGA(最多5个),系统将自动检测它们。在该例子中,设计是基于处理块的。这些块按顺序被发送给每个FPGA,或者从每个FPGA收集起来(其逻辑是代码的一部分)。一个FPGA的加速比例可以达到37:1,而10个FPGA(每两个电路板上有5个)可以达到370:1。对设计进行编码相对简单,因为设计主要由C语言完成,除了一些需要特殊Handel-C指令的新功能。这些新指令包括:增强位操作、并行处理、宏操作和公式、任意宽度的变量、FPGA存储器接口、RAM和ROM类型、信号(代表硬件中的信号线)以及通道(在代码并行分支或时钟域之间通信)。工具条中的“代码转换”可以完成C和Handel-C的样本转换。
3 对环境的仿真
  再下一步是建立仿真环境,并在其中测试和优化硬件代码。仿真环境提供了完整的bit-true/cycle-true仿真,并对FPGA的实现进行可靠的模拟。利用设计输出与C软件仿真输出的比较来测试精度,同样也可得到FPGA处理器上真实运行速度的报告。通常,进行结构块仿真有助于找到设计中的问题,因为这些块在重组后可以确定总体的运行效果。可在仿真过程中做进一步的调整,如利用流水线在每个时钟周期内进行单输入单输出的测试,或将处理过程细分到更多的并行数据流中直到FPGA的资源利用率达到100%。此外,在硬件编译时也能发现算法的最慢点并对其优化,在FPGA甚至板子之间分割算法还可以获得额外的速度。利用软件,进一步调整可获得更好的性能。然而,精确调整带来的性能增益却会下降。通过简单的增加FPGA非常具有成本效益。并不需要使设计完美化,因为基于这些结果的设计可以在任何时候进行快速的仿真和优化。一旦仿真完成,就可以将设计编译到硬件里并激活数据流管理(DSM),以便将数据流送到FPGA处理器板而不是仿真器中。

基于DSP/FPGA的超高速跳频系统基带设计与实现

2012年06月11日 79 次阅读

  跳频通信系统作为扩频通信体制中的一种重要类型,以其出色的抗远近效应、抗干扰能力,在军用、民用通信领域得到了广泛应用。跳频通信方式是指载波受一伪随机码的控制, 不断地、随机地跳变,可看成载波按照一定规律变化的多频频移键控(MFSK)。跳频通信的频率受伪随机码控制不断跳变,跳频图案可以设置几千乃至上万个,收发两端只要跳频图案一致,跳频时间同步,就可在信息传输过程中不断跳变空间频率信道,实现跳频通信。
  麻将机 近年来随着半导体工艺和计算机技术的发展,DSP(Digital Signal Processor)、FPGA(Field Programmable Gates Array)等现代信号处理芯片越来越成熟和普遍使用,以前只能理论研究的跳频技术有了实现的可能。
1 基于FPGA/DSP的跳频系统硬件架构
  信源信息进入DSP进行信道编码;随后DSP解密根据编码结果使能FPGA控制DDS在中频段产生跳频信号;最后混频器把信号频率搬移到射频上,经过高频放大器放大后发射。
  天线将接收到的信号经过高频放大器放大后,与第一本振混频,产生第一中频信号;DDS受DSP控制,作为第二本振,与接收到的跳频信号按相同规律跳频(但频率相差一个中频),至此得到了固定中频,完成解跳;随后,对信号进行中频采样,在数字域中利用正交NCO(NCO位于FPGA中,受DSP控制)实现数字解调;得到的结果在DSP中进行信道解码,恢复原始信息,送到信宿。
  可以看到本跳频系统中,FPGA是硬件逻辑的载体,完成基带信号采样后的混频、滤波等操作及对DDS、ADC等外部逻辑的控制;DSP控制FPGA内部逻辑以及DDS、ADC等逻辑单元完成跳频通信系统基带部分的发射与接收及其一系列计算任务;高精度时钟源为整个系统提供时间基准,经过DSP、FPGA、DDS等器件内部锁相环倍频,为各器件提供主时钟。
2 DSP与FPGA之间的数据通信设计
  FPGA上的逻辑设计采用了OnChipBus UserLogic的SOPC设计思想。其中OnChipBus采用Avalon总线。Avalon交换结构是Altera公司提出的一种在可编程片上系统中连接片上处理器和各种外设的互联机构,是一种同步总线,包含完善的总线仲裁逻辑,并针对自身产品进行逻辑优化,特别适合用在Altera FPGA上。但是,Avalon总线与C54x系列DSP的外部存储器异步接口时序不兼容,为此,设计了Bus Bridge模块,一边是DSP EMIF的Slave Interface,连接到DSP的EMIF,映射到DSP IO空间;另一边是Avalon总线的Master Interface,连接到Avalon总线,从而实现两种总线间数据的透明传输。
  FPGA的内部逻辑采用了模块化的设计思想,每个Logic都包括AvalonSlaveInterface、RegisterFile和UserLogic三部分。其中, AvalonSlaveInterface是AvalonBus的从接口逻辑;RegisterFile是寄存器组逻辑,通过Avalone总线映射到DSP相应的IO地址空间;UserLogic用于实现用户逻辑,其功能完全由RegisterFile的内容决定。各个模块独立工作,模块之间的通信通过片上总线进行,增加了设计的灵活性,便于维护和扩展,并可以利用SOPC Builder工具完成系统的集成。
3 基于DSP/FPGA的跳频系统基带部分关键模块设计
  3.1 跳频器设计
    本设计选用DDS作为跳频器。DDS可以视为由NCO和高速DAC构成。NCO决定了DDS输出信号的频率范围、分辨率和相位分辨率等参数,它主要由相位累加器、相位偏移加法器和余弦表构成。
    为了适应复杂的数字接口,在FPGA中设计了DDS Controller逻辑,完成了对所有时序和数据格式的转换。DSP仅通过读写DDS Controller中的几个寄存器就可以实现对DDS的所有操作。DDS的输出端采用了互补电流输出,经过变压器耦合并通过低通滤波器后得到基频信号。
  3.2 调制解调FPGA逻辑设计
    本系统采用了2FSK调制方式。2FSK调制实际上就是根据二进制码流的极性输出频率f0(频点0)或频率f1(频点1),跳频通信系统根据跳频图案决定载波频率,但归根结底就是改变DDS的输出信号频率。
    本设计采用了相干解调方式,Sub32提供π/2的相位平移得到Q支路的波表地址,Lanch32的作用是使相位累加器的输出结果延时一个时钟周期,保持I、Q支路严格同步,因为Sub32的运算会使Q支路延时一个时钟周期。双口ROM存储余弦表,同时产生I支路和Q支路的波形。
    正交NCO、数字混频器、低通滤波和采样调整模块共同构成了解调单元DeModulationLogic。
  3.3 跳频序列的DSP控制设计
    跳频序列是决定跳频通信系统跳频图案的伪随机序列。对跳频序列的要求是循环周期长、最小码距大、随机性强等。本设计采用了理论研究最完备、易于产生的m序列作为跳频序列,在DSP中通过软件实现对偶频带法对最小跳频间隔的控制,DSP判断相邻两次生成的m序列的码距是否符合要求。若不符合最小码距的要求,则跳到此次生成码的对偶频道上去。
  3.4 同步设计
    同步是跳频通信系统的核心技术。跳频通信系统的同步包括载波同步、位同步和帧同步(跳频图案同步)。
    由于本设计采用2FSK调制解调方式,所以仅需要接收端提供一个与所接收到的载波信号同频的本地载波信号即可,因而可以不进行载波跟踪,直接通过设置频率合成器的频率控制字实现收发同频即可实现载波同步。
    位同步是以解调电路为基础的。由于码速率较高,位同步运算大都在FPGA中通过硬件完成。
  系统以TI公司DSP为中心控制单元,Altera公司的FPGA为硬件逻辑平台,AD公司的DDS为频率合成器,采用2FSK调制解调方式,超前滞后支路的位同步方式,TOD跳频图案同步方式,以m序列作为跳频序列,辅助对偶跳频间隔控制手段,实现了高速、宽间隔跳频通信系统。系统达到40kbps的跳频速度,1 024个跳频频道,108M~189.84MHz的跳频带宽,400kHz的最小跳频间隔,小于0.5s的入网时间以及小于30s的同步最大时差。
  本高速跳频通信系统与同类系统相比最大的优势体现在它40kbps的超高速跳频速率和近百兆的跳频带宽上。通过与国内外类似系统进行比较,40kbps的跳频速率处于技术领先位置。各关键模块性能优良,接口一致且工作稳定,可以灵活组合成多种数字通信系统的基带部分。

基于TMS320F2812的跟瞄平台控制电路设计

2012年06月08日 80 次阅读

0 引言
  稳定跟踪平台由于能隔离载体(战车、导弹、飞机、舰船)的运动,对目标进行自动跟踪,所以在现代武器系统中得到了广泛的应用。对于各种车载、舰载、机载和弹载类光电成像设备,要求在载体的运动过程中成像清晰。稳定平台的主要功能是:保证视轴稳定,克服载体姿态变化对跟踪系统的影响,同时要在控制指令的驱动下完成对目标的捕获和跟踪。它的成像稳定一般有三种方式:机械稳像、光学稳像、电子稳像。机械稳像一般有陀螺直接稳像和稳定平台稳像两种。陀螺直接稳像通过将被稳定的光学系统或成像器件安装到一个旋转的陀螺上,利用陀螺的自稳定特性实现视轴的稳定;稳定平台稳像是将光学系统及成像器件安装在一个装有惯性传感器陀螺的平台上,形成陀螺稳定平台。
  通过对稳定平台数字控制器进行需求分析以及对硬件性能方面的比较之后,该系统电路的处理器选用TI公司的TMS320F2812。这是一款用于数字控制处理领域的高性能数字信号处理器,最高工作频率可达150 MHz,是目前广泛用于电机控制领域的32位定点DSP解密芯片。乘法运算是CPU运算中最费时的一种运算,在处理乘法运算方面,F2812的CPU集成了一个16×16位的硬件乘法器,能够很方便地进行16×16位和32×32位的乘法运算。F2812具有数字信号处理能力、强大的事件管理能力以及嵌入式控制功能。本文基于TMS320F2812设计了一套稳定平台控制电路。
1 系统组成及描述
  稳定平台系统主要由台体及控制电路组成。其中台体由框架、测角器、电机和测速陀螺组成。稳定平台根据使用要求的不同可以由两轴、三轴及多轴组成,下面着重介绍两轴稳定平台的系统组成。
  该稳定平台具有方位和俯仰基本相同的两套稳定控制回路,通过这两套控制回路使平台在空间具有了稳定视线功能。在此基础上,由平台、成像系统和图像跟踪器构成目标跟踪控制回路。
  平台利用速率陀螺来测量台体在偏航和俯仰方向上的空间角速率,构成速率稳定回路。当载体运动产生的干扰力矩作用于平台时,台体产生的角速率被陀螺敏感,其输出电压经过控制电路处理后送给力矩电机产生相反的力矩来平衡干扰力矩从而使光轴对惯性空间稳定。
2 控制电路分析与设计
  2.1 控制电路总体设计
    平台在干扰力矩作用下产生角运动时,平台上陀螺输出与其运动速率成正比的电压,该电压信号放大后经A/D转换输入DSP进行运算。 DSP完成控制算法后其结果通过PWM通道输出给电机驱动模块驱动电机,抵消干扰力矩,从而保持平台稳定。当它处于目标跟踪模式时,DSP通过SPI接口接受目标参数,进行目标跟踪。控制电路通过RS 422接口接受上位机指令,完成状态切换。
  2.2 TMS320F2812的结构特点
    电机微控制器TMS320F2812具有下述部件:
      CPU、片内RAM,ROM,FLASH、专用电机控制的事件管理器和片内外设等。主要性能如下:
      采用高性能静态CMOS(StaticCMOS)技术:150 MHz(时钟周期6.67 ns)、低功耗(核心电压1.8 V,I/O口电压3.3 V)、FLASH编程电压3.3 V;高性能32位中央处理器包含16×16和32×32位的乘法累加器操作,16×16位的双乘法累加器,哈佛总线结构;片内存储器包含128K ×16 b的FLASH存储器,共计18K×16 b的单周期访问随机存储器(SARAM);3个32位的CPU定时器;2个事件管理器(EVA,EVB);串口外围设备:SPI、2个SC1、增强局域网络(eCan)、多通道缓冲串行接口(McBSP);双12位模/数转换模块:含2×18通道复用输入接口,2个采样保持电路,单/连续通道转换,流水线最快转换周期为60 ns,单通道最快转换周期为200 大发在线扑克 ns,可以使用2个事件管理器顺序触发8对模/数转换;多达56个独立的可编程、多用途通用输入/输出(GPIO)引脚。本文设计的控制电路充分利用了F2812的片内外设,大大降低了电路的复杂程度
  2.3 角度解算电路
    旋转变压器(以下简称旋变)是基于电磁感应原理而工作的,其输出电压随转子转角变化,定子、转子均由绕组组成,相互之间没有电刷的滑动接触,在高低温及振动冲击下具有较高的可靠性。当励磁绕组以一定频率的交流电压励磁时,输出绕组的电压幅值与转子转角成正、余弦函数关系。
  2.4 陀螺信号采样电路
    陀螺输出信号经过前置放大器放大后进入A/D进行转换,由于陀螺安装在稳定平台上,而伺服控制板通常都在平台后端的电子舱内,信号传输距离较长,因此将前放电路制作为体积比较小的电路板安装在陀螺附近进行信号的放大,放大后再传输至A/D进行转换。转换芯片选用ADS8361作为片外ADC模块,虽然TMS320F2812有16通道的12位ADC,但是为了进一步提高系统的A/D转换精度,增加了片外外设ADS8361。 ADS8361是2 2通道,16位的A/D转换器,最高转换速率可以达到500 kHz。它工作在50 kHz频率时具有极强的抗干扰能力,特别适合数据采集的高采样率要求的场合。此外,ADS8361还提供高速双串行接口,可以有效将DSP的MCBSP内部时钟作为ADS8361的时钟,ADS8361按照CLOCK时钟信号每20个CLOCK周期ADS8361采一次数,并由串口输出,转换数据是先从高位(DB15)开始传输。将MCBSP的帧同步信号作为转换开始信号CONVST。当CONVST从低变到高,器件开始采样保持。CLOCK为ADS8361的时钟信号,每20个CLOCK周期ADS8361采1次数,由串口输出,转换数据是先从高位(DB15)开始传输。CONVST为转换开始信号。当CONVST从低变到高,器件开始采样保持不依赖于状态和外部时钟。RD是串行输出的同步脉冲。将它设置成与CONVST信号一致,即可以正常工作。CS为片选信号,低电平选通。ADS8361有4种工作模式,由A0,M0,M1共同控制。这里选用的是它的工作模式1,即A0=0,M0=0,M1=0,通道0和1同时进行转换。
  2.5 电机驱动电路
    本文采用了永磁式直流力矩电机,使用PWM方式驱动,与可控整流式调速系统相比有下列优点:由于PWM调速系统的开关频率较高,仅靠电枢电感的滤波作用就可获得平稳的直流电流,低速特性好;同样,由于开关频率高,快速响应特性好,动态抗干扰能力强,可以获得很宽的频带;开关器件只工作在开关状态,主电路损耗小,装置效率高。
    A3952SB是Allegro公司生产的一片全桥式的PWM驱动芯片,可以连续工作于输出电流为±2 A,电压为50 V的情况下。内置的离线PWM电流控制电路可以用来调整最大负载电流到期望值。内部电路保护还包括带滞后的高温掉电、滤波二极管和电流交叉保护功能。
    电机驱动采用PWM方式,有效的利用了DSPTMS320F2812的片上资源。
    为保证系统平稳运行和良好的动态特性,流过电机的电流经放大后送到TMS320F2812内部的A/D进行采样。
  2.6 外围通信接口
    TMS320F2812内部设有串行通信模块,利用串行通信模块配置RS 422串口与外围系统、测试设备等的上位机进行通信。可以采用定长帧的通信协议,上位机发送指令,DSP处理器则对命令进行响应。
3 实验结果
  [...]

新款DSP开发套件助力指纹识别实现嵌入式分析

2012年06月04日 80 次阅读

  日前,德州仪器 (TI) 宣布推出面向指纹识别与脸部检测等实时分析应用的 TMS320C6748 DSP 开发套件,为系统增强访问控制,实现生物识别信息的传感与分析。该 C6748 DSP 开发套件也非常适合音频与通信等其它数字信号处理应用,可扩展开发平台为需要指纹识别及脸部检测的应用实现嵌入式分析。
  此外,C6748 DSP 开发套件还预加载了 TI 最新 C6748 SYS/BIOS 软件开发套件 (SDK)。这款可扩展开发套件可在 C6748 定浮点 DSP 上实现快速便捷的开发。
简单的硬件开发与扩展
  TI C6748 DSP 开发套件还可加速和简化实时 DSP解密应用的硬件开发。该电路板提供可免费下载的可复制电路板原理图及设计文件,可减少设计工作。凭借用于连接与存储的各种标准接口,开发人员可便捷地为电路板提供音频、视频以及其它信号。
  此外,扩展排针还有助于开发人员添加诸如 Leopard Imaging 摄像机电路板与 LCD 显示屏等显示及用户接口技术,进一步扩展开发套件功能性。
软件兼容性支持便捷的产品组合扩展
  TI 可扩展平台提供各种性能、功耗、外设及价格选项,可帮助开发人员使用该平台创建不同的产品组合。TI C6748 DSP 开发套件在整个 TI C6748、C6746 以及 C6742 DSP 中软件及引脚对引脚兼容,并与其它 TMS320C6000 DSP 软件兼容。
  此外,开发人员还可扩展至软件及引脚对引脚兼容的 OMAP-L138 与 OMAP-L132 DSP ARM9 处理器,为工业控制、医疗诊断以及通信等应用添加诸如 [...]

新一代基站设施成FPGA与DSP竞争焦点

2012年06月02日 87 次阅读

无线应用转向LTE、WiMAX和HSPA/HSPA 等宽带应用,以及最新无线标准要求的多载波技术对基站芯片带来性能、成本和功耗上的挑战。DSP和FPGA厂商纷纷在工艺技术和架构上进行创新以应对挑战,新一代基站设施成为二者竞争的焦点,同时Femtocell的发展潜力也吸引了FPGA和DSP厂商。
  飞思卡尔是第一个向市场推出商用四核心DSP解密的厂商。飞思卡尔现在在市场上主推的产品是第二代四核DSP产品8144,该产品集成了4个频率为1GHz的DSP内核。飞思卡尔网络部亚太区业务拓展副总监曲大健介绍说:“飞思卡尔的4核心DSP拥有相当高的处理速度,每块能承担更多的处理任务,并且该产品拥有大量的片上内存,支持包括串行高速总线(sRIO)在内的众多接口,使用非常方便。”
  德州仪器DSP系统通信基础设施业务部全球市场总监Ramesh Kumar表示,TI 德州扑克 TCI6?87多核DSP具备片上加速器,无需FPGA或微处理器就能支持GSM-EDGE、HSPA、HSPA 、TD-SCDMA以及LTE应用,可帮助基站厂商开发高密度、有成本效益的基带平台,还可以通过软件升级来增添新的特点。
  针对多核DSP的优势,IEEE高级会员,赛灵思公司无线基础设施垂直市场系统架构师温得敏博士表示:“与单核DSP比较时,多核DSP的确提供了成本与功耗方面的优化。但多核DSP执行DSP算法的复杂性要比单核提升很多,因此FPGA的机会很多。”从系统角度来看,设计人员需要考虑多核DSP的架构,然后仔细规划如何把多核特点用于数据处理。为此,多核DSP厂商恐怕需要在客户那里投入诸多的人力和时间,以帮助客户优化他们的参考设计。
  为了突破DSP算法在处理乘法运算时的性能瓶颈,DSP厂商通过多核DSP来提高GMACs。与多核DSP相比,单片FPGA是否能够提供更多的GMACs用于执行无线DSP算法呢?温得敏以四个多核DSP为例做出比较,其中每个DSP含有四个频率为300MHz的8122 Starcore内核,运算性能可以达到19.2GMACs;而单片具有6?0个专用DSP48E MAC内核的V5SX95T,工作在300MHz可以实现192GMACs的性能。
  除此之外,节省PCB空间、可靠性和可升级能力也是FPGA的有利条件。Altera通讯部门资深总监Arun Iyengar指出,DSP功能固定,要提高某一芯片的性能,不得不在电路板上增加其它芯片,不但增加了成本和体积,而且也增大了功耗和设计复杂度。对于相同的引脚布局,Altera FPGA的密度和存储器可以在10倍范围内扩展。这一可扩展性使客户可以为基站配置最适合的器件,不需要不断增加每块电路板上的芯片数量,保持了在各类基站(宏基站、微基站、微微基站等)上的灵活性。这种方法可以使设计方案重复使用,帮助基站客户有效地使用其综合开发预算。

基于DSP单片机在电动车控制系统设计

2012年05月31日 74 次阅读

1 引 言
  2001年,美国发明家Kamen发明了一种新型的方便快捷的两轮交通工具“Segway”,行走平衡控制技术成为全球机器人控制技术的研究热点。以平行双轮电动车作为移动平台为机器人的研究提供了技术支持,同时由于他的行为与火箭飞行和两足机器人有很大的相似性,因而对其运动平衡控制研究具有重大的理论和实际意义。以C8051F020单片机为控制核心通过调整车体平台的运行位置,从而使车体平台始终保持平衡状态。然而其并没有考虑载人、载物的因素以及转向和特殊路面、打滑等方面。再者,作为一种交通工具,由于没有考虑初始自平衡的设计,将会给以后的产业化进程提出新的挑战。因此需要寻找控制方法、原理均不同的其他控制理论来设计,如模糊控制、智能控制等。
  一般的单片或多片微处理器不能满足复杂、先进的控制算法时,DSP成为这种应用场合的首选器件。TI公司推出的面向运动控制、电动机控制的TMS320×24xx系例DSP 控制器,把一个16位的定点DSP解密核和用于控制的外设、大容量的片上存储器集成在单一芯片上,能够实现软件包括电动机状态值的采样与计算,控制算法的实施以及PWM信号的输出,此外还包括故障检测与保护、数据交换与通信等。与单片机相比,在电机控制系统设计中,采用TMS320LF2407A具有更有效的控制能力,从而减小整个系统的成本。
2 平行双轮电动车的组成
  平行双轮电动车像倒立摆一样本身不能自然保持稳定,必须施加适当的手段才能使之稳定。他主要由车体平台,两只带光电编码器的小型无刷直流电机,左、右车轮和只有在静止状态才起作用的两只保护导向轮组成。两只无刷直流电机安装在车体平台的下面,通过齿轮减速机构分别独立驱动左、右车轮运动,具有尺寸小、操作灵活、节省能源等优点。
  平行双轮电动车的行走机构,是一种两轮同轴左右平行布置、独立驱动的结构,其行走机构控制的关键是两轮行走机构在行走过程中的平衡控制。平行双轮电动车行走机构要求具有如下优点:
    (1)可以实现零半径转弯,具有极强的灵活性。由于只有两个轮子,因而结构尺寸可以做得较小,转弯时占用的空间也相对较小。这一特点使他适用在狭窄和移动中需经常转弯的空间(如仓库等)。
    (2)三轮或四轮车辆在爬坡时重心会发生倾斜,因而对坡度有限制。平行双轮电动车在爬坡时上体姿态和走平路时一样,重心不发生倾斜,所以平行双轮电动车可适应更大的爬坡的坡度。
3 TMS320LF2407A
  TI 公司的DSP产品TMS320LF2407A对电机的数字化控制非常有用。他将几种先进外设集成在芯片内,以形成真正的单芯片控制器,从而将DSP的高速运算能力与面向电机的高效控制能力集于一体,是目前最具竞争力的数字电机控制器。TMS320LF2407A主要特点:
    (1) 麻将牌 采用高性能静态CMOS技术,使得供电电压降为3.3 V,减小了控制器的功耗;30 MIPS的执行速度使得指令周期缩短到33 ns(30 MHz),从而提高了控制器的实时控制能力。
    (2)片内有高达32 kB的FLASH程序存储器,高达1.5 kB的数据/程序RAM,544 B双口RAM(DARAM)和2 kB的单口RAM(SARAM)。
    (3) 两个事件管理器模块EVA和EVB,分别提供两个16位通用定时器;8个16位的脉宽调制(PWM)通道;3个捕获单元;10位的16通道A/D转换器。他们能够实现:三相反相器控制;PWM的对称和非对称波形的输出;当外部引脚PDPINTx出现低电平时快速关闭PWM通道;可编程的PWM死区控制以防止上下桥臂同时输出触发脉冲;片内光电编码器接口电路用于对光电编码器信号进行正反向计数。时间管理器模块适用于控制交流感应电机、无刷直流电机、开关磁阻电机、步进电机、多级电机和逆变器。
4 无刷直流电动机的DSP控制策略
  给定转速与速度反馈量形成偏差,经速度调节后产生电流参考值,他与电流反馈量的偏差经电流调节后控制PWM脉冲的占空比,实现电动机的速度控制。电流的反馈是通过测量电阻的压降来实现,速度反馈则是通过霍尔位置传感器输出的位置量,经过计算得到的。位置传感器输出的位置还用于控制换相。
5 平行双轮电动车的控制原理
  以 TMS320LF2407A为控制核心的运动控制器,根据光电编码器和姿态传感器检测到的平台运行的位移和姿态信号,通过一定的控制策略计算出控制量,再经PWM控制及驱动器放大后驱动无刷直流电动机运转,随时调整车体平台的运行速度,从而使车体平台始终保持平衡状态。控制器电路主要由 TMS320LF2407A、电机驱动芯片、电池模块以及外围电路组成。
6 检测电路的工作原理
  考虑到来自输入的噪声干扰等因素,要对传感器的输出电压进行调理。相同的输入电路共有8路(1路为倾角传感器输入电路;1路为角速度传感器输入电路;1路为小车驾驶者的转弯信号输入(保留功能);1路为电池电量检测;其余4路为预留电路)。
7 软件设计
  软件设计包括初始化部分、数据处理和转换部分、闭环控制算法以及控制量输出部分等。初始化程序设置用户要求的变量和系统初始状态,主要完成设置系统寄存器初值、建立中断、外围部分初始化的工作。数据处理和转换部分完成对输入信号进行数据采集并进行平滑滤波处理。闭环控制算法根据闭环极点配置算法进行编程。
8 行走仿真
  经过对控制参数的多次调整,样车终于能够比较平稳的行走。样车在平衡状态下(速度初始值为零)采集到有关数据,通过软件处理后生成样车在直线行走时的速度变化折线图。
9 结 语
  本文针对平行双轮电动车的技术要求和具体特点,以美国TI公司生产的TMS320LF2407A作为控制核心,将DSP芯片运用于平行双轮电动车的控制系统设计中,可以实现硬件体积小、系统抗干扰能力强、响应速度快、控制方案灵活等特点。对其后续的研究工作,如电机的控制可以引入多种控制策略,以求得到更好的控制性能、精度和转矩的平稳性,具有深远的意义。

在线咨询